### MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP60111474

Publication date:

1985-06-17

Inventor(s):

KAMITAKE KAZUTAKA

Applicant(s)::

NIPPON DENKI KK

Requested Patent:

☐ JP60111474

Application Number: JP19830219964 19831122

Priority Number(s):

IPC Classification:

H01L29/80; H01L21/28; H01L21/302

EC Classification:


Equivalents:

#### Abstract

PURPOSE: To form an inverted trapezoid gate shape (the reduction of gate resistance) and shorten space between a gate-and a source (the reduction of source resistance) by forming a window for the gate to an silicon oxide film and an silicon nitride film in a region as a gate electrode through a carbon tetrafluoride group reactive ion etching method.

CONSTITUTION:An silicon oxide film 3 and an silicon nitride film 4 are deposited on a semi-insulating GaAs semiconductor substrate 1 with an N type active layer 2 in succession. When a resist mask 5 is formed and the insulating films 3, 4 are dry-etched through a RIE method in which hydrogen is added to carbon tetrafluoride, the silicon nitride film layer 4 is side-etched more than the silicon oxide film layer 3. When the resist 5 is removed, a gate metallic film 6 is shaped while using a resist 5' as a mask and the silicon nitride film 4 and the silicon oxide film layer 3 are processed through the RIE method by employing hydrocarbon trifluoride, the silicon oxide film 3 is etched at a rate faster than the silicon nitride film 4. An ohmic metal 7 is formed.

Data supplied from the esp@cenet database - 12



#### 四公開特許公報(A) 昭60-111474

@Int\_Cl.4

識別記号

庁内整理番号

國公開 昭和60年(1985)6月17日

H 01 L 29/80 21/28

7925-5F 7638-5F 8223-5F

審査請求 未請求 発明の数 1 (全4頁)

60発明の名称

半導体装置の製造方法

頤 昭58-219964 ②特

願 昭58(1983)11月22日 22出

79発 明 者 上 武 東京都港区芝5丁目33番1号 日本電気株式会社内

の出願 人 日本電気株式会社

東京都港区芝5丁目33番1号

弁理士 内 原 の代 理

明·細

発明の名称

半導体装置の製造方法

#### 特許請求の範囲

半導体基板表面にシリコン酸化膜とシリコン窒 化膜を形成し、ゲート電極となる領域の前記シリ コン酸化膜と前記シリコン窒化膜とを四弗化炭素 系のリアクティブイオンエッチングによりドライ エッチングしてゲート用開窓を形成し、次いで、 ゲートメタルをレジストマスクを利用したエッチ ング法により酸ゲート用開窓寸法より広く前配ゲ ート用開窓内および前配シリコン窒化膜上に形成 し、しかる後前配シリコン酸化膜と前配シリコン **盥化膜とを三弗化炭素系のリアクティブイオンエ** ッチングにより除去し、然る後に前配半導体基板 表面の清浄化を前配レジストマスクを付けたまま 行なってから、オーミックメタルを蒸殆し、前配 レジストを利用して前記オーミックメタルをセル

フアラインリフトオフ法により所定部除去し、も ってソース及びドレイン電極を形成することを特 徴とする半導体装置の製造方法。

#### 発明の詳細な説明

本発明は半導体装置、特にⅡーⅤ族化合物半導 体を用いるショットキーゲート電界効果トランジ スタの製造方法に関するものである。本発明はゲ ート電板加工の際に半導体基板表面に損傷を与え ることなく、しかもゲート抵抗を小さくかつソー ス及びドレイン電極を自己整合法により形成する 際にゲート電板とソース及びドレイン電板とのシ ョート発生を極力低速してソース及びドレイン電 極間隔を狭く出来る高性能半導体装置の製造方法 を提供するものである。

以下に本発明を実施例を基に説明する。

第1図~第7図に本発明にかかる紫子製造工程 の概要図を示す。先づ、第1図に示す様に、所定 領域にN型能動局2をもつ半絶録性GaAs半導体 基板1上に化学蒸剤法等によるシリコン酸化膜3

およびブラズマ化学蒸磨法によるシリコン競化膜 4の順に堆積する。

次に第2図に示す様に、ゲート電板となる領域を光学露光法又は電子ビーム露光法等により下地絶線以3,4加工用のレジストマスク5を形成する。統いて四弗化炭素に5多~20多水素添加のリアクティブイオンエッチング法により無齢に3,4をドライエッチングして基板1の表面を解出させる。かかるドライエッチングではシリコン酸化膜4のエッチング染件によりな3よりシリコン酸化膜4のエッチング条件によりな5に選択比が大きく出来る)速いため、第2図に示す様にシリコン酸化膜層4のサイドエッチングの方がシリコン酸化膜層3より進むことになる。

次いでレジスト5を除去した後、ドライエッチング時に形成されたフレオン系重合物の除去及びドライエッチング時の損傷部を除去する為に70~100℃塩酸処理後水素中200~400℃30分程度の熱処理を施す。然る後、第3図に示すよりに、ゲート金属膜6、例えばタンタルシリサイド

**-3-**

て半導体基板表面清浄化する。

然る後に、オーミック金属7としてAuGe/Niを垂直方向より所望厚さに蒸着し(第6図)、通常行なわれているリフトオフ法によりゲートメタル6上及び不要領域上のオーミックメタル7を除去してから、400~450℃の水森雰囲気中で数分程度熱処理して、オーミックコンタクトを形成する。その後、通常のソース及びドレインにTi Pt Au等の電極8を該オーミックメタルより内側に通常光学電光法等により形成して第7図を得る。

また本発明は上述実施例に限定されるだけでなく、例えば第2図の工程のかわりに第8図に示す様に、絶縁膜3,4をドライエッチング後半導体基板1を水酸化ナトリウムと過酸化水素混合液素等により所開リセス構造への適用も可能であり、との場合、第9図に示すショットキーゲート電界効果トランジスタを得る。とのように、本発明を適用すれば耐圧向上はおろかソース及びドレイン側の抵抗を小さく、しかも逆台形ゲート形状が形

/窓化チタン/金を各々3000Å,500Å,2000 ~5000Å 程度があし、再度が一ト短極加工を行
なり為のレジスト5'の形成を行なり。続いて、
ゲート金属6のりち窓化チタン/金の層はArイ
オンピームを用いる所額イオンミリング法により、
レジスト5'をマスクとして加工し、タンタルシ
リサイド層はフレオン系ガスによるリアクティブ
イオンエッチングにより加工して第4 図に示す構
造とする。

次いで、上述フレオン系ガスのうち、第2回に示したゲート開窓には四弗化炭素を用いたが、今度は三弗化炭化水素を用いてタンタルシリサイド 脳のドライエッチングと連続してシリコン強化腺 4 及びシリコン酸化腺 8 3 をリアクティブイオンエッチングにより加工すると四弗化炭素系の場合と異なりシリコン酸化膜の方がシリコン酸化腺 5 0~200% 速くエッチングされる為に銀5 図に示す様な構造となる。この際後続工程としてオーミックメタルを被着して良好なコンタクト抵抗層を実現する為に70℃~100℃塩酸処理を行なっ

- 4 -

成できること(ゲート抵抗の低減)及びゲートソース間隔が自己整合法により厳しいリングラフィー技術を駆使するととなしに極めて短縮して形成できるのでソース低抗を低減させ高性能素子を実現できる。

また、本発明によれば、第5図及び第6図に示す様に自己整合法によるオーミック金属蒸着時及び熱処理時に多少ゲートメタル6側へオーミック金属7が近づいてもゲートメタル側面にシリコン窒化膜及びシリコン酸化膜が付着している為ショートが起こり難い長所がある。

#### 図面の簡単な説明


第1図~第7図は本発明の一実施例をその製造 工程順に示した断面図である。第8図および第9 図は本発明の他の実施例の製造工程を示した断面 図である。

# BEST AVAILABLE COPY

7……オーミック金属、8……質極金属。

代班人 弁理士 内 原





## BEST AVAILABLE COPY

